تسعى شركة NXP Semiconductors إلى تعيين مهندس تصميم فيزيائي (G2) لديه أساسيات قوية في التنفيذ الرقمي للانضمام إلى فريق VLSI المتنامي لدينا. في هذا الدور، ستساهم في تنفيذ وتوقيع كتل SoC/IP المعقدة في عقد التكنولوجيا المتقدمة، مما يضمن تسليمًا عالي الجودة يتماشى مع معايير PPA (الطاقة، الأداء، المساحة) وموثوقية NXP الصارمة.

• تنفيذ التصميم الفيزيائي على مستوى الكتل من قائمة الشبكات المولدة إلى GDSII:
  • تخطيط الأرض وتصميم شبكة الطاقة
  • التوزيع والتحسين
  • توليف شجرة الساعة (CTS)
  • التوجيه وتحسين ما بعد التوجيه
• تحقيق تقارب التوقيت عبر سيناريوهات MCMM بالتعاون مع فرق STA
• ضمان إغلاق التصميم بما في ذلك:
  • إغلاق توقيت الإعداد/الاحتفاظ
  • توقيع نظيف لـ DRC/LVS
  • الامتثال لسقوط IR والهجرة الكهربائية (EM)
• تصحيح وحل:
  • مشاكل الازدحام
  • مشاكل SI/التداخل
  • ECOs الوظيفية والفيزيائية
• التعاون عبر الوظائف مع:
  • فرق RTL/التصميم لتحسين QoR
  • فرق DFT لاستعداد الاختبار
  • فرق التعبئة والتكامل الكامل للرقائق
• المساهمة في تحسينات المنهجية والأتمتة من خلال البرمجة النصية
• اتباع وتطبيق منهجيات تصميم NXP ومعايير الجودة والموثوقية

• درجة البكالوريوس/الماجستير في الهندسة الإلكترونية/الهندسة الكهربائية/الدوائر المتكاملة
• 3-5 سنوات من الخبرة في تصميم ASIC الفيزيائي
• فهم قوي لـ:
  • تدفق التصميم الفيزيائي (FP → P&R → توقيع)
  • أساسيات تحليل التوقيت الثابت
  • أساسيات تصميم CMOS الرقمي
• خبرة عملية مع أدوات EDA الصناعية:
  • Cadence (Innovus/Genus) أو Synopsys (ICC2/Fusion Compiler, PrimeTime)
• مهارات برمجة جيدة في Tcl أو Python أو Shell

• خبرة في العقد المتقدمة (16nm وأقل)
• معرفة بـ:
  • تدفقات التصميم منخفضة الطاقة (UPF/CPF)
  • تصاميم متعددة الفولتية/المجالات
  • واجهات عالية السرعة (PCIe، DDR، Automotive SerDes)
• إلمام بأدوات التحقق الفيزيائي (Calibre، Pegasus)
  • 
    

مزيد من المعلومات حول NXP في الهند...